芯東西(公眾號:aichip001)
編輯 | ?GTIC

芯東西9月6日報道,在剛剛落幕的GTIC 2022全球AI芯片峰會期間,芯行紀資深研發(fā)副總裁丁渭濱以《構建新一代數(shù)字實現(xiàn)EDA平臺》為主題發(fā)表演講。

新一代EDA產品通過應用AI技術優(yōu)化客戶體驗、提升效能是全自動芯片設計迭代的一個重要方向。在數(shù)字實現(xiàn)EDA環(huán)節(jié),有許多關鍵的子問題可以得益于豐富的AI模型算法,包括提升布局規(guī)劃的效率和質量、通過機器學習解決EM-IR和時序之間的相互影響來優(yōu)化PPA(性能、功耗和面積)、路徑分類、擁塞位置預測等。

丁渭濱認為,AI賦能的EDA產品能大幅度提升芯片設計效率,提高性能和EDA可用性。他還分享了芯行紀引入AI技術來構建數(shù)字實現(xiàn)EDA平臺方面的進展和初步成果。

以下為丁渭濱的演講實錄:

大家下午好。芯行紀是一家數(shù)字實現(xiàn)EDA公司,我們專注于自主研發(fā)數(shù)字實現(xiàn)EDA產品和提供高端設計服務,幫助芯片設計企業(yè)更高效便利地開展設計工作。

一、挑戰(zhàn)最難賽道,國產EDA新勢力涌現(xiàn)

數(shù)字實現(xiàn)EDA領域的布局布線部分,是EDA領域中研發(fā)難度最大、同時也是市場價值最高的產品之一,只有極少數(shù)國際廠商擁有這方面的技術。

那為什么芯行紀敢于去做這個領域的產品,并且要做新一代的數(shù)字實現(xiàn)EDA產品?

第一,從時代大背景來看,目前全球科技領域的合作和分工正在急劇變化,現(xiàn)在可能沒辦法像之前一樣互相協(xié)同共創(chuàng),這也就是為什么我們需要自主研發(fā)。隨著近幾年來涌現(xiàn)的EDA方面的內部創(chuàng)新,大家分別開始在不同的方向努力。

芯行紀具備了一支非常專業(yè)的團隊,集聚了目前在數(shù)字實現(xiàn)方面具有非常全面的產品研發(fā)經驗的先進專家,這幾十位“行業(yè)老兵”具備超過15年的國際EDA廠商從業(yè)經驗。我們希望憑借這支優(yōu)秀的團隊,在數(shù)字芯片領域貢獻一份力量。

第二,目前中國集成電路設計的人才缺口非常大,而其中要培養(yǎng)一個后端工程師尤其不容易。布局布線工具是一個非常龐大的系統(tǒng),它里面的步驟數(shù)量繁多,每個步驟里用人工控制的開關數(shù)量可以達到幾百個,這些開關之間還可以互相組合,以致于數(shù)量更加無限大。

而后端工程師除了要理解設計本身還需要花大量時間來學習如何應用軟件,因此一個富有經驗的后端設計專家,在市場上實際是不多的。

高度自動化的工具,在某些環(huán)節(jié)可以節(jié)省大量的人力。從這個角度來看,將工具朝自動化乃至智能化方向提升,一定程度上可以緩解人才缺口。

另一方面,目前算力正在不斷提升。當現(xiàn)在要架構一個新的軟件,你可以用的算力、計算資源和十多年前相比,存在天翻地覆的不同。

早年前能用到的算力無非是一臺機器里的多個CPU核,甚至多個CPU核在當時未必流行,而現(xiàn)在的計算機本身的性能提高非常多,網絡之間的帶寬也提升很高,使得多機之間的協(xié)同、并行計算、云計算可能同時存在,傳輸數(shù)據(jù)的延遲度大大改善。

現(xiàn)如今存在各式各樣的專門類別的計算芯片,對于一些特殊算法,可以通過不同的GPU核或其他IP核,實現(xiàn)指數(shù)級的性能提升,這些核的出現(xiàn)同樣帶來了不一樣的機遇。

當你重新思考要做一個布局布線工具的時候,你能夠用到的算力和思考的角度就會發(fā)生變化,此時你就不會想著做一個工具只在一臺單機上跑,而是跳出這個框,思考更多可能性。

二、AIEDA領域的兩大類應用:預測性能,讓工具更好用

回到AI這個話題,AI目前在很多行業(yè)已經得到了一定的落地,而在EDA領域,利用AI技術改變現(xiàn)有的EDA工具的形態(tài),其實已經在發(fā)生。

目前AI在EDA工具中的應用主要有兩大類。第一類是用AI來預測性能,第二類是借助AI算法幫助EDA工具在使用上更加自動化。

芯行紀丁渭濱:用AI改造EDA最難賽道,極大提高芯片設計生產力

在用AI預測性能方面,因為后端設計的流程很長,在每個階段看到的性能會局限在當前階段,當下性能表現(xiàn)并不能說明后面環(huán)節(jié)的性能一定好,所以如果你希望優(yōu)化結果真正準確,最好是在當前階段就能預見到后面環(huán)節(jié)的結果,如果實現(xiàn)這一步,優(yōu)化的結果和效率就比較高。

這一點其實已經得到實踐,在時序、功耗甚至設計任務方面,頂尖的國際EDA廠商已經把大量步驟轉成非傳統(tǒng)的啟發(fā)式方式,通過訓練和學習后,可以在前面的階段預測后面的時序和功耗的變化,這樣會得到比較顯著的提升效果,比如性能、功耗和面積可以改善5-10%,這是個不小的數(shù)字。

簡單來說,當一個CPU芯片,頻率從原來的2G赫茲提升到2.2G赫茲,這已經是一個非常大的突破。如果你拿這個產品和同質性產品相比,能做到改善10%,你就能占領更多的市場份額。

當然以這樣的方式走下去,還存在一定的局限性,但并不是出在AI算法本身,而是在EDA領域我們面對的數(shù)據(jù)是特殊的,不像一般的圖像識別、語音識別這樣資料本身可以較容易地獲取、分享和測試。

EDA領域的數(shù)據(jù)都是客戶專有數(shù)據(jù),處理方式也保密,不同公司之間存在屏障,數(shù)據(jù)不能互通分享,所以很難綜合大量數(shù)據(jù)訓練出更好的模型并繼續(xù)提升。如何利用已經設計出的芯片,幫助EDA工具更加“聰明”,我想這個還有待繼續(xù)探討。

在借助AI算法幫助EDA工具更自動化方面,我們已知當前的EDA工具比較難用,一個后端工程師的工作量有限,但即使是拿著工具反復跑一百次,也無法將智能性帶到工具中。

其實理論上來說,當一個設計在反復跑數(shù)據(jù)時,能夠看到哪些參數(shù)對應哪些性能,看出參數(shù)對應的好壞情況,這意味著當嘗試新的設計時,在一定頻率、功耗的程度范圍內,工具可以基于既有經驗幫助做參數(shù)推薦。

大家可以仔細想一想,如果我把這件事一直往前推到極致,其實就已經實現(xiàn)無人設計,也就是當重復跑完100次,到了101次想要做一些小修改,需要重新跑流程時,工具可以自動推薦參數(shù),給出在期待和合理范圍內的結果。

現(xiàn)在有國際EDA廠商已經在這方面走得較遠,在一定程度上可實現(xiàn)技術的落地,輸出比人工調參更好的結果。

再往后發(fā)展,很有可能出現(xiàn)類似跑工具的機器人,然后變成當大家在購買工具時,還需要同時買機器人,而且是從幾家公司同時購買,最后變成幾個來自不同EDA廠商的機器人協(xié)同設計同一個芯片,我認為這樣的可能性是存在的。

畢竟現(xiàn)在人力成本高昂,當用大量的機器取代人力時,能幫助整個公司提高效率、節(jié)約成本。

三、智能布局規(guī)劃:國內首創(chuàng)用AI做擁塞預測,極大節(jié)省設計工作量

接下來想要和大家分享,芯行紀通過一年多時間的努力做出的成果——智能布局規(guī)劃工具AmazeFP。

芯行紀丁渭濱:用AI改造EDA最難賽道,極大提高芯片設計生產力

在后端設計中,有一個步驟相對而言還沒有比較自動化,就是開局做布局規(guī)劃的時候,這個時候同時存在很多宏單元和標準單元。標準單元的大小和形狀比較規(guī)整,此時比較容易用算法來自動擺放,同時因為它的數(shù)量相對很多,達到幾百萬個,目前也不太會有工程師手動擺放。宏單元不同于標準單元,宏單元的大小形狀各異,從目前的設計復雜度來看,因為存在各種IP,宏單元的個數(shù)比以前多很多。

目前宏單元的擺放主要靠工程師手動擺,有經驗的工程師可能對設計比較熟悉就能擺得更好,他可能更清楚哪些宏單元之間溝通較多,可以根據(jù)數(shù)據(jù)流和已有經驗進行操作。

但這樣也有缺點,首先是當宏單元個數(shù)很多時,人工擺放需要耗費大量時間,當存在成百上千個宏單元時,想要手動擺出相對較好的結果其實并不容易。另外,不僅宏單元與宏單元之間有聯(lián)系,宏單元與標準單元也有聯(lián)系,擺放時不能只顧兩個宏單元,可是一旦要考慮宏單元與標準單元的聯(lián)系,可能就顧不過來了。

人工擺放有一個優(yōu)勢是會放得比較規(guī)矩,但如果同時處理宏單元和標準單元,因為二者存在的大小差異巨大,要實現(xiàn)某種程度上平衡的結果,存在較高的技術門檻??傮w而言,從人工和工具擺放的效果來看,人工應該比不過工具擺放的效果。

全世界只有極個別國際EDA廠商可以做到同時捆綁考慮宏單元和標準單元,芯行紀通過自主研發(fā),目前已經實現(xiàn)了這一點。

產品的第二個特點是,我們首創(chuàng)性地將擁塞預測通過機器學習的方式實現(xiàn)。

當前期布局單元時,有一個重要的任務是要確保后期芯片可繞通,否則就需要回頭重做。

以前評估擁塞模型時,大家往往采用一種比較粗糙的方式去評估,現(xiàn)在隨著工藝的進步,問題變得復雜,特別是到7nm或5nm以下,擁塞的評估一般不會體現(xiàn)在全局,很有可能出現(xiàn)在局部,用以前那些做法可能就看不到擁塞。

此時機器學習就變成了一個選項,當算法學習過大量的制程上的版圖模型后,就能夠判斷哪些位置會有影響。

為什么大多數(shù)國際EDA廠商沒有把擁塞的預測模型放入布局呢?這里有一個重要的原因。以前用啟發(fā)式的方式去做,雖然不準,但是很穩(wěn)定。如果變成機器學習模型,就會發(fā)生一些隨機事件,結果不夠穩(wěn)定,也很難去控制。

而芯行紀通過大量的艱苦工作,能夠用一些獨特技術,控制這個模型在某種范圍內的穩(wěn)定性,而它犧牲掉的準度在可以接受的范圍內?;谶@一前提,我們才能夠把這項獨有的機器學習擁塞模型放入我們的布局引擎,實現(xiàn)突破。

第三個特點是宏單元自動整理對齊,該功能是擬人化的(human-like)。

當傳統(tǒng)工具在做一個布局規(guī)劃時,不一定非常整齊,它會考慮時序、功耗等各方面因素,將宏單元或標準單元放在推薦的位置,但是當人做設計時,會考慮哪些單元需要靠邊或者組合對齊更好,這一點在工具上很難通過傳統(tǒng)算法實現(xiàn),但是通過機器學習可以做到。機器學習是一種模式計算,可以實現(xiàn)版圖模型(pattern)的匹配和學習。

芯行紀丁渭濱:用AI改造EDA最難賽道,極大提高芯片設計生產力

從我們的案例中可以看到,人工擺放的結果很整齊,而我們工具擺放的結果也很整齊,我們的工具會自動將一些單元推到邊上,空出留白區(qū)域,同時保持比較好的PPA,這可以極大節(jié)省設計的工作量。

當某一個案例的布局規(guī)劃工作時間從以周為記縮短至以小時為記,生產力將成倍提高,釋放更多人力用于其他工作。

這就是我們芯行紀近期推出的第一款智能布局規(guī)劃工具AmazeFP,目前我們正密切與一些客戶在合作,我們希望這一工具能夠幫助到他們的項目。

當然,AmazeFP只是我們的一個開始,芯行紀的目標是基于3S產品理念(Smart、Speedy、Simple)構建新一代數(shù)字實現(xiàn)EDA平臺,后期我們全體同仁還將推出更多易用、智能、快速高效的工具。我們也希望攜手更多合作伙伴,用我們的EDA產品助力芯片設計企業(yè)實現(xiàn)更多的產品成功,謝謝大家。

以上是丁渭濱演講內容的完整整理。